招聘简章
Recruitment Guide
查看详情
1. 负责 SoC 内部高性能系统级 IP的集成与逻辑设计；
2. 参与复杂硬件模块的微架构定义，编写高质量的 RTL 代码并完成自验；
3. 协同验证与软件团队，定位并解决芯片级的复杂功能漏洞。
具体包含：
1. 完成 RTL 级模块拼接与集成测试，生成并维护集成约束（CDC/SDC）；
2. 协助验证团队制定测试计划，支持仿真与FPGA验证阶段的调试工作；
3. 与 SoC 架构、验证、软件团队协作，确保 CPU 子系统功能与性能达成目标；
4. 输出集成文档，包括 Subsystem Spec/Memory Map/Integration Notes等；
5. 负责进行电路RTL代码编写、仿真验证、综合、时序分析、可测性设计；
6. 配合后端工程师完成布局布线，指导版图设计并进行相关检查和后仿真；
7. 负责芯片设计项目中数字前端设计开发工作，包括RTL设计、功能验证、时序分析、功耗分析，实现芯片功能、性能、功耗要求；
8. 熟练使用数字IC设计的EDA工具，包括仿真、综合、时序分析等。
1. 电子信息类、计算机类相关专业，硕士及以上应届毕业生；
2. 扎实的计算机组成原理基础。深刻理解虚拟存储（Virtual Memory）机制，熟悉多级页表、TLB 及 Cache 的工作原理；
3. 精通 AXI4/ACE/CHI 等协议。理解总线的 Outstanding、Interleaving 及事务排序模型者优先；
4. 理解 Cache Coherency（一致性协议）；
5. 具备优秀的 RTL 阅读与分析能力，具备出色的逻辑推理能力。